Вебинар: Новые особенности библиотеки верификации UVVM
Верификация один из самых ответственных и трудоёмких этапов разработки на ПЛИС. Однако, затрачиваемые на неё усилия могут быть значительно ниже при правильно разработанном тестовом окружении testbench. UVVM — Universal VHDL Verification Methodology — один из инструментов, помогающих построить корректное тестовое окружение на языке VHDL. Порог освоения UVVM достаточно прост даже для начинающих разработчиков FPGA.
31.03.2020
Видео-тренинг: Введение в Hyper-Pipelining в Intel FPGA
На этом тренинге вы узнаете, что такое Hyper-Pipelining, чем он отличается от обычной конвейерной обработки и как внедрить Hyper-Pipelining в свой проект с помощью инструмента анализа Fast Forward, входящего в состав программного обеспечения Intel Quartus Prime Pro.
30.03.2020
Вебинар: Как записать гигабайты данных внутрисхемной отладки на FPGA
Компания Exostiv приглашает на вебинар, посвящённый продвинутым решениям отладки проектов для ПЛИС и ASIC.
Решения компании Exostiv направлены на мониторинг состояния сигналов внутри ПЛИС по аналогии с SignalTap/ILA (подробнее рассказывалось здесь). В рамках вебинара будут продемонстрированы особенности и преимущества использования отладочных комплектов Exostiv по сравнению с классическими JTAG-отладчиками.
30.03.2020
Обновление: Образ Pynq теперь доступен для карт ускорителей Xilinx Alveo
На портале сообщества Pynq появилась сообщение о том, что теперь образ и функционал Pynq доступен для карт ускорителей Xilinx Alveo. Теперь применять наработки Pynq можно не только с платформами на базе Zynq и Zynq UltraScale+, но и с платформами на базе x86+Alveo.
29.03.2020
Обновление: Sigasi Studio 4.7
Рады сообщить, что вышло новое обновление Sigasi Studio 4.7. Разработчики Sigasi постоянно работают над улучшением IDE, добавляя в каждой версии всё более широкую поддержку языков VHDL, Verilog, SystemVerilog.
29.03.2020
Новинка: Новая платформа для прототипирования на Xilinx XCVU37P с поддержкой HBM от proFPGA
Компания proFPGA сообщила о запуске новой платформы для прототипирования и верификации, построенной на базе Xilinx Virtex Ultrascale+ XCVU37P с поддержкой высокоскоростной памяти HBM.
28.03.2020
Новинка: FPGA платформы для быстрого прототипирования и сбора данных
Компании Analog Devices и Arrow Electronics совмсетстно с компанией Trenz Electronic GmbH представили сразу несколько бюджетных платформ для сбора и анализа данных, предназначенных для ускорения разработок изделий измеритильной техники.
28.03.2020
Видео: Ускорение разработки на FPGA
Selaheddin Hetalani — Инженер по применению в компании OneSpin Solutions рассказывает о проблемах разработок на FPGA и акцентирует внимание на том, как время разработки и работы над проектом может быть уменьшено за счёт применения методов формальной верификации.
28.03.2020
Вебинар: корпоративные FPGA-серверы: подход TeraBox
Компания Bitware объявила о проведении вебинара по тематике применения технологии FPGA/ПЛИС для решения серверных задач.
28.03.2020
Поддержка программируемых ускорителей Intel Arria 10 GX в VMware vSphere 6.7
Согласно январской записи в блоге VMware, был расширен набор поддерживаемых аппаратных ускорителей в гипервизоре vSphere, включена поддержка карт программируемых ускорителей Intel с FPGA Intel Arria 10 GX (Intel PAC с Intel Arria 10 GX FPGA)
26.03.2020
Вебинар: Руководство по программированию UVM: советы и хитрости о которых вы могли и не догадываться
Ведущий вебинара, Крис Спир, представляет руководство по работе с UVM (универсальной методологии верификации). Он даст рекомендации по разработке тестовых транзакций и классов компонентов, которые будут просты в отладке и повторно применяемы. Отдельно будут рассмотрены правила разработки кода SystemVerilog для исключения распространенных ошибок.
25.03.2020
Новинка: Xilinx Zynq UltraScale+ RFSoC ZCU216 — АРМ+ПЛИС+АЦП+ЦАП — все в одном кристалле!
Компания Xilinx анонсировала выход нового отладочного комплекта ZCU216, выполненного на базе системы-на-кристалле RFSoC, сочетающего в себе многоядерный процессор АРМ + поле программируемой логики FPGA/ПЛИС + высокоскоростные АЦП и ЦАП.
25.03.2020
Вебинар: Использование Python Overlay для экспериментов с нейронными сетями на ПЛИС
На портале element14 появилась новость о проведении вебинара. посвященного использованию специальных «накладок» для проекта pynq (pynq overlays) для работы с нейронными сетями на отладочном комплекте Ultra96-v2.
25.03.2020
Заметка: FPGA уходит в софт или как изменился маршрут проектирования для ПЛИС
В LinkedIn появилась небольшая заметка от одного из ведущих руководителей направления высокоуровнего синтеза в компании Xilinx — Frederic Rivoallon, рассказывающая нам о «мягкой» стороне проектирования на FPGA.
25.03.2020
Видео: Презентация Xilinx Versal Premium на виртуальной выставке OFC2020
Разместил KeisN13
Недавно компания Xilinx анонсировала новую серию своей адаптивной вычислительной платформы ACAP под названием Versal Premium Series. Анонс платформы также планировался в рамках выставки OFC2020.
Руководство: Создание видео потоков в Vivado HLS
На портале hackster.io появилось новое руководство от Adam Taylor, в котором он описывает маршрут проектирования пользовательского IP ядра для видеообработки с помощью Vivado HLS.
19.03.2020
Новинка: ULX3S — Мощный, открытый отладочный комплект на Lattice EPC5
На портале Croudsupply появилась информация о новом отладочном комплекте ULX3S с открытыми исходниками, выполненного на базе ПЛИС компании Lattice. Проект уже собрал, или даже пересобрал 247% Funded!, необходимую сумму.
19.03.2020
Вебинар: Промышленная функциональная безопасность с Xilinx SoC
Компания SICK AG представит свой новый продукт nanoScan3 — ультракомпактный лазерный сканер, имеющий соответствующий сертификат безопасности ISO 13849 PLd, Cat 3, созданный на базе СнК Zynq Z-7020. Также на вебинаре будет рассмотрен вопрос о потенциальных возможностях внедрения гетерогенных многопроцессорных систем для будущих архитектур.
18.03.2020
Вебинар: Введение в OSVVM — Open Source VHDL Verification Methodology
Проекты должны максимально полностью проверены на модели. Библиотека OSVVM — Open Source VHDL Verification Methodology предоставляет такую возможность и даёт разработчикам структурированный подход к верификации проектов.
17.03.2020
Вебинар: Глубокое обучение ИИ с FPGA Xilinx
Машинное обучение и глубокое обучение сейчас везде. Новые алгоритмы, новые приложения, новые платформы и новые вычислители/движки/модели появляются каждый день. На этом вебинаре мы рассмотрим глубокое обучение акцентируя внимание на FPGA, которые ориентируются на inference свёрточных нейронных сетей.
13.03.2020
Обновление: PAM4 трансиверы в Intel Agilex
Компания Intel выпустила видеоролик, в котором продемонстрировала работу 116Гб трансиверов PAM4 в кристаллах Agilex I-Series.
12.03.2020
Обновление: Xilinx Versal Premium
Компания Xilinx объявила о выходе очередного кристалла платформы ACAP — Versal Premium Series.
11.03.2020
Анонс: Graph Memory Engine на Xilinx UltraScale+ с компилятором TCAM
Компания MoSys анонсировала платформу Packet Classification Platform в серии своих программных ускорителей. Данная платформа позволяет использовать виртуальный ускоритель Graph Memory Engine (GME) для поиска и классификации заголовков пакетов данных, как дополнение TCAM функций. Платформа включает GME и ПО с общим API, встраивающее TCAM образы в графы.
23.02.2020
Статья: Стресс-тесты сетевых приложений 100 Гбит/с на ПЛИС фирмы ArchES
ArchES разработала операционную систему для ПЛИС «FinOS» специально для финтеха.
Компания обратилась в центр CENGN для проведения стресс-тестов своего проекта в рамках сетевых проектов «Network Applications».
22.02.2020
Вебинар: Разработка конечных автоматов и управляющей логики и их запуск на микроконтроллерах и ПЛИС
На вебинаре вы увидите, насколько это быстро и удобно — разрабатывать управляющую логику в помощью Stateflow — мощнейшего инструмента по созданию конечных автоматов, потоков управления и событийных систем. В Stateflow вы вместо написания кода рисуете состояния и переходы, поэтому результат выглядит как блок-схема, в которой легко разобраться и которую легко отладить, благодаря встроенной визуализации переходов между состояниями.
21.02.2020
Статья: Intro по ПЛИС для разработчика МК
Клайв Максфилд опубликовал очередную статью по ПЛИС для разработчиков, имеющих опыт на микроконтроллерах. В статье раскрываются базовые понятия и устройство ПЛИС.
20.02.2020
Статья: Использование памяти — Intel FPGA vs Nvidia GPU
Фирма Edgecotix разработала ПО для тестов OpenCL контроллеров памяти в ПЛИС Intel. Данный набор охватывает ряд шаблонов доступа к памяти, в том числе последовательный доступ, 1D blocking и 1.5D/2.5D overlapped blocking.
20.02.2020
Руководство: Как реализовать DMA контроллер в ПЛИС Xilinx — часть 1
На портале LinkedIn выложен обширное руководство по реализации DMA с ядрами Xilinx.
20.02.2020
Руководство: Использование памяти Everspin 1Gb STT-MRAM с Xilinx контроллером DDR4
Компания Everspin Technologies (производитель магниторезистивной памяти MRAM) анонсировала полное руководство по использованию своей памяти STT-MRAM 1 Гбит в системах хранения данных, где применяются ПЛИС фирмы Xilinx, Inc.
10.02.2020
Новое руководство от Адама Тейлора: высокопроизводительная обработка изображений на Genesys ZU 3EG
Реализация конвейера обработки изображений на Genesys ZU 3EG с использованием новейших IP-ядер от Xilinx.
10.02.2020
Статья: Lattice Crosslink-NX для встроенной обработки видео
Компания Tirias Research опубликовала статью о семействе ПЛИС CrossLink-NX фирмы Lattice Semiconductor. CrossLink-NX сделан для систем обработки видео. Семейство разработано на новой платформе Lattice — Nexus на техпроцессе 28 нм FD-SOI (на полностью обеднённом кремнии-на-изоляторе). Техпроцесс позволяет значительно снизить потребление и уменьшить размеры по сравнению с аналогичными чипами на КМОП
06.02.2020
Статья: Глубокий анализ трафика в сети 100 Гбит/с на ПЛИС Xilinx
Глубокий анализ пакетов (Deep packet inspection, DPI) — набор методов по проверке и управлению сетевым трафиком. Другими словами, это способы фильтрования с целью обнаружения, сравнения, классификации, маршрутизации и блокирования пакетов с определенными данными или кодом. Данные функции отсутствуют в стандартном сетевом оборудовании.
05.02.2020
Abaco VP460: 6U VPX Вычислитель СВЧ сигналов на Xilinx Zynq Ultrascale+ RFSoC
Плата VP460 фирмы Abaco создана для новейших разработок в области высокопроизводительных процессорных вычислений в радиолокации. VP460 поддерживает стандарт SOSA, совместимый со стандартами ВВС и ВМФ США.
05.02.2020
Журнал: Parallel Universe №39: Программирование гетерогенных систем с OneAPI
Компания Intel опубликовала новый номер журнала, «Parallel Universe №39». Статьи в этом выпуске сосредоточены на возможностях и использовании OneAPI при программировании гетерогенных систем. Журнал доступен бесплатно — без смс и регистрации.
03.02.2020
Комментариев нет:
Отправить комментарий